| Введение |
| Глава 1. Алгоритмическое проектирование цифровых систем |
| | 1.1. | Основные понятия |
| | 1.2. | Расширение возможностей проектирования цифровых систем при использовании стандарта VHDL'2008 |
| | Упражнения |
| Глава 2. Моделирование проектов в системе Questa Sim |
| | 2.1. | Краткая характеристика системы Questa Sim |
| | 2.2. | Создание и моделирование проекта цифровой системы |
| | Упражнения |
| Глава 3. Тестирующие программы |
| | 3.1. | Структура тестирующей программы |
| | 3.2. | Задание тестирующих наборов в тестирующей программе |
| | 3.3. | Генерация тестирующих наборов |
| | 3.4. | Задание тестирующих наборов в файлах |
| | 3.5. | Моделирование с проверкой ожидаемых реакций |
| | Упражнения |
| Глава 4. Моделирование с покрытием VHDL-кода |
| | 4.1. | Виды покрытия VHDL-кода |
| | 4.2. | Маршрут моделирования с покрытием кода |
| | 4.3. | Покрытие выражений и условных переходов |
| | 4.4. | Покрытие автомата |
| | Упражнения |
| Глава 5. Моделирование и верификация с использованием утверждений |
| | 5.1. | Маршрут моделирования с PSL-операторами |
| | 5.2. | Язык PSL |
| | 5.3. | Логические операторы и последовательности в языке PSL |
| | 5.4. | Временные операторы языка PSL |
| | 5.5. | Верификационные блоки и встроенные функции |
| | Упражнения |
| Глава 6. Тестирующие программы для функциональной верификации |
| | 6.1. | Методология OS-VVM |
| | 6.2. | Генерация псевдослучайных тестов и функциональное покрытие |
| | 6.3. | Описание процедур и функций VHDL-пакета RandomPkg |
| | Упражнения |
| Глава 7. Пример комплексной верификации |
| | 7.1. | Верификация с использованием ассертов и псевдослучайных последовательностей |
| | 7.2. | Верификация с использованием покрытия кода |
| | Упражнения |
| Заключение |
| Литература |
| Список сокращений |
| Ответы, указания, решения |
| Приложение 1. Ключевые слова языка PSL |
| Приложение 2. Операторы над последовательностями |
| Приложение 3. Встроенные PSL-функции |
Бибило Петр Николаевич Доктор технических наук, профессор. Его основные научные работы относятся к теории дискретных устройств и автоматизации проектирования дискретных устройств и цифровых сверхбольших интегральных схем (СБИС), применению методов искусственного интеллекта в системах автоматизированного проектирования (САПР). Считает, что успешное развитие микроэлектроники связано с разработкой и внедрением в практику проектирования новых архитектур САПР, использующих экспертные знания о маршрутах и объектах проектирования. Уделяет большое внимание подготовке студентов и специалистов-разработчиков, читает курсы лекций в Белорусском государственном университете информатики и радиоэлектроники, является инициатором создания русскоязычного Интернет-сайта по языку VHDL.
Авдеев Николай Александрович Кандидат технических наук. Его основные научные интересы связаны с разработкой проектов цифроаналоговых микросхем, методами синтеза логических схем в различных технологических базисах, а также средствами верификации проектов СБИС на основе современных информационных технологий проектирования.
